pero si es super isi jaja registro de desacoplo
Que dices de registro de desacoplo, eso no lo he visto en ningun lado
En procesadores superescalares se divide el camino crítico de la instrucción es diferentes fases, al final de las cuales hay registros de desacoplo que guardan los valores intermedios, así se puede enchufar una frecuencia de reloj altísima y paralelismo goes brrr
pole